Home >> R&D >> T-CREST

T-CREST

 

Time-predictable Multi-Core Architecture for Embedded Systems

Programma di Finanziamento

Commissione Europea - FP7 ICT-2011-7

Coordinatore

The Open Group (UK)

Partners

Technical University of Denmark (DK); AbsInt Angewandte Informatik (DE); Vienna University of Technology (AT), Eindhoven University of Technology (ND); University of York (UK); GMV (PT)

Data di inizio

Settembre 2011

Durata

36 mesi

Descrizione

I sistemi critici per la sicurezza sono una parte importante della nostra vita quotidiana. Questi sistemi sono anche chiamati ‘dependable’, poichè le nostre vite dipendono da loro. Esempi sono i sistemi di controllo in un aeroplano, il controllo dei freni in una auto, o il sistema di controllo di un treno. Questi sistemi critici per la sicurezza devono essere certificati e il loro tempo massimo di esecuzione deve essere limitato e conosciuto in modo che, quando sono necessarie delle azioni critiche, i tempi di risposta possano essere assicurati. Nota che usare soltanto un processore più veloce non è una soluzione per avere un tempo prevedibile.

L’architettura standard di un computer è progettata con il seguente paradigma: rendere il caso comune veloce e il caso non comune corretto. Questo approccio di disegno porta ad architetture in cui il tempo di esecuzione del caso medio è ottimizzato, a spesa del Worst Case Execution Time (WCET). La modellazione degli aspetti dinamici di processori, memorie e interconnessioni attuali spesso rivela problemi non solubili dal punto di vista computazionale. I limiti calcolati dall’analisi sono spesso largamente conservativi.

In questo progetto proponiamo soluzioni innovative per architetture multi-core e many-core i cui tempi di esecuzione siano predicibili. Le risultanti risorse (processore, interconnessioni, memorie, ecc.) saranno un valido target per l’analisi di WCET e la prestazione del WCET sarà eccezionale in confronto a quella dei processori attuali. Caching e chip-multiprocessing (CMP) prevedibili temporalmente forniranno soluzioni per la necessità di maggiore potenza di calcolo nel dominio del tempo reale.

Oltre allo studio dell’hardware (processore, interconnessioni, memorie), nel progetto viene sviluppata una infrastruttura di compilazione. Vengono sviluppati metodi di ottimizzazione per il WCET insieme a modelli temporali dettagliati in modo che il compilatore possa beneficiare del nuovo tipo di hardware. Lo strumento di analisi di WCET aiT sarà adattato per supportare l’hardware sviluppato e guidare la compilazione.
 

Collegamenti